跳到主要內容區塊
提供公司增加職缺
增加職缺
列出所有職務
所有職務
使用Verilog/SystemC等HDL進行ASIC/FPGA的邏輯設計
ASIC/FPGA logic design using HDL such as Verilog/SystemC
1.具理工科系學、碩、博士
2.技能:Electrical and electronic circuit、演算法、程式語言
3.語言條件:英文或日文程度,在日本生活溝通上沒有問題